Skip to content

hd_pcb_layout_framework.md

Latest commit

 

History

History
99 lines (98 loc) · 5.72 KB

hd_pcb_layout_framework.md

File metadata and controls

99 lines (98 loc) · 5.72 KB
Raw

高速数字PCB Layout 工程师知识框架（XMind可导入的Markdown大纲）

  • 高速数字PCB Layout 工程师知识框架
      1. 岗位流程与协作（从需求到交付）
      • 1.1 输入澄清（把不确定在开画前消灭）
        • 1.1.1 读取与检查输入：原理图/网表/接口拓扑/Pinout
        • 1.1.2 约束收集：差分阻抗/长度匹配/串扰间距/过孔限制
        • 1.1.3 结构约束：板框/禁布区/高度/连接器定位/散热器
        • 1.1.4 工艺约束：目标板厂capability/叠层建议/阻抗公差
        • 1.1.5 风险清单：关键链路（DDR/PCIe/SerDes/Clock）优先级
        • 1.1.6 输出：布局走线策略草案（先摆什么/先走什么/层资源）
      • 1.2 评审机制（让问题在早期暴露）
        • 1.2.1 摆位评审（Placement Review）
          • 关键器件相对位置与回流路径（CPU↔DDR/SerDes↔Conn）
          • 去耦与电源回路（电容位置/过孔/电源岛）
          • 噪声源隔离（DC-DC/晶振/高速口）
        • 1.2.2 走线策略评审（Pre-route Review）
          • 层叠与参考面连续性
          • 关键网络拓扑与长度预算
          • via策略（换层点/回流地过孔/背钻需求）
        • 1.2.3 走线后评审（Post-route Review）
          • DDR分组等长/偏斜/拓扑一致性
          • 差分对：对内/对外间距、换层、共模风险点
          • 串扰热点：并行长距离/参考切换/跨分割
        • 1.2.4 DFM/DFT评审
          • 阻焊桥/孔到铜/板边距离/拼板工艺边
          • 测试点/调试可达性
        • 1.2.5 签核与责任：谁签SI/PI/结构/工艺/生产
      • 1.3 交付物（给谁/给什么/怎么不踩雷）
        • 1.3.1 给板厂：Gerber/ODB++、钻孔、叠层、阻抗表、背钻说明
        • 1.3.2 给SMT：BOM、坐标、装配图、钢网建议/特殊工艺声明
        • 1.3.3 给测试/调试：测试点清单、关键网络标注、版本说明
        • 1.3.4 自检：DRC/DFM检查清单、网表一致性、极性/方向检查
      • 1.4 ECO/版本管理（高速板一定会改）
        • 1.4.1 变更分类：结构/工艺/器件替换/走线优化/修复缺陷
        • 1.4.2 可追溯：版本号、变更单、影响评估（SI/PI/EMC/DFM）
        • 1.4.3 复用沉淀：规则模板/检查表/典型问题库
      1. 电子/系统基础
      • 2.1 数字电路基础（时序/抖动/同步异步）
      • 2.2 常见高速接口基础（DDR/PCIe/USB/HDMI/MIPI/Ethernet）
      • 2.3 器件与封装基础（BGA/QFN/连接器/寄生）
      1. PCB工艺与叠层/阻抗（制造能力决定上限）
      • 3.1 板厂能力边界（线宽线距/孔径/阻焊桥/背钻/HDI）
      • 3.2 叠层规划（层功能分配/参考面连续性）
      • 3.3 材料与损耗（DK/DF/铜箔粗糙度/一致性）
      • 3.4 阻抗控制（单端/差分/可调参数/coupon/公差）
      • 3.5 过孔工艺（通孔/盲埋孔/微孔/VIPPO/背钻）
      1. 传输线与信号完整性（SI 核心）
      • 4.1 传输线模型（阻抗/反射/延迟/损耗）
      • 4.2 串扰（NEXT/FEXT/耦合路径）
      • 4.3 差分信号（差模/共模/模式转换/skew）
      • 4.4 端接与拓扑（点对点/多点/端接策略）
      • 4.5 过孔与转接（via stub/回流过孔/参考切换）
      • 4.6 眼图/裕量/抖动（layout对margin的影响）
      1. 电源完整性（PI/PDN）
      • 5.1 PDN 基础（目标阻抗/频域/谐振）
      • 5.2 去耦策略（选型/摆放/连接电感最小）
      • 5.3 电源平面与电流回路（铜皮/过孔阵列/压降）
      • 5.4 SSN/地弹/噪声耦合对SI影响
      1. 布局（Placement）方法论
      • 6.1 功能分区与优先级
      • 6.2 关键链路布局（CPU↔DDR/SerDes↔连接器/时钟）
      • 6.3 BGA 扇出与通道规划（逃逸/via类型）
      • 6.4 供电/去耦布局（最短回路/回流连续）
      • 6.5 可制造/可返修（间距/方向/可达性）
      1. 走线（Routing）规则体系
      • 7.1 规则制定（class/约束/长度/偏斜/间距/阻抗）
      • 7.2 DDR 专项（分组/等长/拓扑/参考切换）
      • 7.3 SerDes/差分对专项（过孔/参考面/损耗）
      • 7.4 时钟专项（隔离/回流/噪声敏感）
      • 7.5 换层与回流（地过孔伴随/回流连续）
      1. EMC/EMI/ESD
      • 8.1 机理（环路面积/共模/缝隙天线）
      • 8.2 接口防护与滤波（ESD/共模电感/π滤波）
      • 8.3 分区与隔离（数模/电源区/敏感区）
      • 8.4 屏蔽与接地（地围栏/过孔栅栏/参考处理）
      1. 热设计与热可靠性
      • 9.1 热源识别与功耗/温升概念
      • 9.2 散热路径（铜皮/热过孔/内层铺铜/散热器-导热垫）
      • 9.3 热与SI/PI/可靠性耦合（温升对损耗/阻抗/器件降额）
      • 9.4 验证（热像仪/温度点位/测试方法）
      1. DFM/DFT/可靠性（让板子做得出、装得上、测得了）
      • 10.1 工艺约束（线距孔径/阻焊/钢网/拼板）
      • 10.2 可测性（测试点/ICT-FCT/调试便利）
      • 10.3 可靠性（爬电/热/机械应力/连接器）
      1. 封装与建库（Library）
      • 11.1 库体系（Symbol/Footprint/3D/属性）
      • 11.2 封装规范（焊盘/阻焊/钢网/IPC-7351思路）
      • 11.3 高速封装要点（BGA扇出/Via-in-Pad/背钻定义）
      • 11.4 校验与版本管理（review/发布/可追溯）
      1. 仿真/验证与调试闭环
      • 12.1 SI/PI 工具认知（会看结果/会闭环）
      • 12.2 bring-up 调试配合（示波器/探头/定位）
      • 12.3 设计复盘（问题归因→规则迭代）
      1. EDA工具与工程化能力
      • 13.1 EDA熟练度（Allegro/Altium：约束/规则）
      • 13.2 约束/规则工程化（复用/模板/脚本）
      • 13.3 文档与交付（可追溯/变更记录）
      • 13.4 自动化（批量DRC/报表/检查脚本）