Merge pull request #1372 from ogamespec/master

PPU Signal rename Wave1 (wiki)

Author: ogamespec

BreakingNESWiki/PPU/Readme.md

@@ -47,7 +47,7 @@ PPU (Picture Processing Unit) - специализированная микро
 - Схема управления адресной шиной. Управляет адресацией VRAM.
 - Схемы выборки данных (DATA READER). Схема для выборки исходных данных из VRAM: тайлов и атрибутов. Включает в себя генератор адреса PAR и схему получения цвета бэкграунда.
 
-![PPU](/BreakingNESWiki/imgstore/ppu/PPU.jpg)
+![PPU](/BreakingNESWiki/imgstore/ppu/PPU.png)
 
 ## Шины PPU
 

BreakingNESWiki/PPU/contents.md

@@ -7,7 +7,7 @@
 - [H/V Счётчики](hv.md)
 - [H/V Декодер](hv_decoder.md)
 - [PPU FSM](fsm.md)
-- [Палитра](cram.md)
+- [Генератор Цвета](cram.md)
 - [Видеосигнал NTSC](tv.md)
 - [Генератор видеосигнала](video_out.md)
 - [Сравнение спрайтов](obj_eval.md)

BreakingNESWiki/PPU/cram.md

@@ -1,14 +1,14 @@
-# Палитра (Color RAM)
+# Генератор Цвета (Color Generator RAM)
 
 ![ppu_locator_cram](/BreakingNESWiki/imgstore/ppu/ppu_locator_cram.jpg)
 
-Логика для работы с палитрой включает в состав следующие схемы:
+Логика для работы с генератором цвета (или по простому - "палитрой") включает в состав следующие схемы:
 - Color Buffer (CB)
 - Схема управления Color Buffer
-- Палитровая память (Color RAM)
-- Декодер индекса палитры, поступающего с выхода мультиплексора
+- Массив ячеек памяти (Color RAM)
+- Декодер адреса CRAM, поступающего с выхода мультиплексора
 
-![CRAM_All](/BreakingNESWiki/imgstore/ppu/CRAM_All.jpg)
+![CRAM_All](/BreakingNESWiki/imgstore/ppu/CRAM_All.png)
 
 Сигналы:
 
@@ -35,7 +35,7 @@ Color Buffer (CB) используется для хранения текуще
 
 ### Схема хранения одного разряда CB
 
-|![color_buffer_bit](/BreakingNESWiki/imgstore/ppu/color_buffer_bit.jpg)|![cb_bit_logisim](/BreakingNESWiki/imgstore/ppu/cb_bit_logisim.jpg)|
+|![color_buffer_bit](/BreakingNESWiki/imgstore/ppu/color_buffer_bit.jpg)|![CB_Bit](/BreakingNESWiki/imgstore/ppu/CB_Bit.png)|
 |---|---|
 
 Схема Logisim весьма приближенно передает исходную схему, т.к. в Logisim отсутствует поддержка inOut сущностей.
@@ -69,12 +69,10 @@ P.S. Если вы разработчик микросхем, пожалуйст
 По соглашению группы ячеек, которые адресуются младшими разрядами адреса будем считать "рядами", а группы ячеек, адресуемые старшими разрядами будем считать "колонками".
 
 Касательно Color RAM:
-- PAL3, PAL2: Определяет колонку (PAL3 - msb)
-- PAL4, PAL1, PAL0: Определяет ряд (PAL4 - msb)
+- CGA3, CGA2: Определяет колонку (CGA3 - msb)
+- CGA4, CGA1, CGA0: Определяет ряд (CGA4 - msb)
 - Ряды 0 и 4 совмещены
 
-Выглядит немного хаотично, но что есть - то есть. Реверсинг памяти по какой-то причине всегда проходит с подобными мучениями в понимании, но не забывайте такой факт, что порядок соединения адресных линий для индексации памяти в общем случае не имеет значения.
-
 Выходы COL:
 
 ![cram_col_outputs](/BreakingNESWiki/imgstore/ppu/cram_col_outputs.jpg)
@@ -98,9 +96,9 @@ Precharge PCLK:
 
 ### Декодер индекса палитры
 
-:warning: Обратите внимание, что сигнал PAL4 следует не в обычном порядке. Данный бит выбирает тип палитры: палитра для бэкграунда или для спрайтов.
+:warning: Обратите внимание, что сигнал CGA4 следует не в обычном порядке. Данный бит выбирает тип палитры: палитра для бэкграунда или для спрайтов.
 
-|![cram_decoder](/BreakingNESWiki/imgstore/ppu/cram_decoder.jpg)|![cram_decoder_logic](/BreakingNESWiki/imgstore/ppu/cram_decoder_logic.jpg)|
+|![cram_decoder](/BreakingNESWiki/imgstore/ppu/cram_decoder.jpg)|![CRAM_Decoder](/BreakingNESWiki/imgstore/ppu/CRAM_Decoder.png)|
 |---|---|
 
 |COL0 \| COL1 \| COL2 \| COL3|
@@ -113,4 +111,4 @@ Precharge PCLK:
 |ROW7|
 |ROW3|
 
-Подобный паттерн организации памяти повторяется 6 раз для каждого разряда Color Buffer.
+Подобный паттерн организации памяти повторяется 6 раз для каждого разряда Color Buffer.

BreakingNESWiki/PPU/dataread.md

@@ -1,12 +1,5 @@
 # Схема выборки данных
 
-> [!WARNING]  
-> На данный момент этот раздел вики претерпевает рефакторинг, в связи с тем, что мы некорректно интерпретировали положение схемы PAR (Picture Address Register). То что раньше назвалось "PatGen" - это на самом деле PAR,
-> а то что раньше называлось PAR - это на самом деле не показанный в патенте адресный мультиплексор (который мы решили назвать нехитро - PPU Address Mux, PAMUX).
-> Кроме этого "PAR Counters" теперь называются "Tile Counters", т.к. ничего общего с PAR они не имеют.
-> Также мы планируем дать более понятные и адкеватные названия для некоторых сигналов (но уже после рефакторинга вики).
-> Со временем, когда будет сделана вычитка всех правок и мы убедимся что нет ошибок переименования данная плашка будет также удалена.
-
 В патенте PPU эта схема упоминается как `Still Picture Generator`.
 
 Схема занимает почти четверть площади PPU и находится в правом нижнем углу микросхемы:

BreakingNESWiki/PPU/fifo.md

@@ -20,22 +20,22 @@
 |H0'' - H2''|Используются для получения сигналов /SHx|
 |H3'' - H5''|Используются для выбора лейна|
 |**FSM**||
-|PAR/O|"PAR for Object". Выборка тайла для объекта (спрайта)|
+|OBJ_READ|Сигнал для события выборки данных спрайтов из памяти.|
 |0/HPOS|"Clear HPos". Очистить счётчики H в спрайтовой FIFO и начать работу FIFO|
 |/VIS|"Not Visible". Невидимая часть сигнала (использует спрайтовая логика)|
 |CLPO|1: Отсечение спрайтов.|
 |**Из схемы сравнения спрайтов**||
 |PD/FIFO|Для зануления выхода схемы H. Inv|
 |**Внутренние сигналы**||
-|/SH2|0: Загрузка атрибута спрайта|
-|/SH3|0: Загрузка Х позиции в обратный счётчик|
-|/SH5|0: Загрузка A байта спрайта в спаренный регистр сдвига|
-|/SH7|0: Загрузка B байта спрайта в спаренный регистр сдвига|
+|/OBJ_RD_ATTR|0: Загрузка атрибута спрайта|
+|/OBJ_RD_X|0: Загрузка Х позиции в обратный счётчик|
+|/OBJ_RD_A|0: Загрузка A байта спрайта в спаренный регистр сдвига|
+|/OBJ_RD_B|0: Загрузка B байта спрайта в спаренный регистр сдвига|
 |/Tx|Результат работы схемы H.INV, входное значение для загрузки в спаренный регистр сдвига (в инверсной логике)|
 |#0/H|Производный сигнал от 0/HPOS|
 |#x/EN|0: Лейн активен. Каждый лейн может активироваться индивидуально своим #EN сигналом.|
 |**Выходные сигналы**||
-|/SH2|Также используется в Data Reader|
+|/OBJ_RD_ATTR|Также используется в Data Reader|
 |/SPR0HIT|Для определения события `Sprite 0 Hit`.|
 |#ZCOL0, #ZCOL1, ZCOL2, ZCOL3, #ZPRIO|Результаты работы FIFO для мультиплексора (MUX)|
 
@@ -137,8 +137,8 @@ HINV и HDIR - это два комплементарных сигнала (он
 
 ## Схема Sprite H
 
-Также в состав FIFO было решено включить небольшую схему для получения значений `/SHx` (Sprite H). Схема находится выше мультиплексора, но большинство выходов `/SHx` используются только в Object FIFO (`/SH2` также используется в Data Reader).
+Также в состав FIFO было решено включить небольшую схему для получения значений `/OBJ_RD_x` (Object Read). Схема находится выше мультиплексора, но большинство выходов `/OBJ_RD_x` используются только в Object FIFO (`/OBJ_RD_ATTR` также используется в Data Reader).
 
 ![sprite_h](/BreakingNESWiki/imgstore/ppu/sprite_h.jpg)
 
-![SpriteH](/BreakingNESWiki/imgstore/ppu/SpriteH.png)
+![SpriteH](/BreakingNESWiki/imgstore/ppu/SpriteH.png)

BreakingNESWiki/PPU/fsm.md

@@ -14,7 +14,7 @@
 - Схема EVEN/ODD
 - Схема управления H/V счётчиками
 
-![hv_fsm_all](/BreakingNESWiki/imgstore/ppu/hv_fsm_all.jpg)
+![HV_FSM_All](/BreakingNESWiki/imgstore/ppu/HV_FSM_All.png)
 
 Управляющая логика насыщена разного рода сигналами, которые приходят и уходят практически во все возможные узлы PPU.
 
@@ -53,7 +53,7 @@
 |/EVAL|Sprite Logic|"Sprite Evaluation in Progress"|
 |E/EV|Sprite Logic|"End Sprite Evaluation"|
 |I/OAM2|Sprite Logic|"Init OAM2". Инициализировать дополнительную [OAM](oam.md)|
-|PAR/O|All|"PAR for Object". Выборка тайла для объекта (спрайта).|
+|OBJ_READ|All|Сигнал для события выборки данных спрайтов из памяти.|
 |/VIS|Sprite Logic|"Not Visible". Невидимая часть сигнала (использует [схема сравнения спрайтов](obj_eval.md))|
 |#F/NT|Data Reader, OAM Eval|0: "Fetch Name Table"|
 |F/TB|Data Reader|"Fetch Tile B"|
@@ -105,7 +105,7 @@
 
 ![hv_fporch](/BreakingNESWiki/imgstore/ppu/hv_fporch.jpg)
 
-![hv_fsm_horz](/BreakingNESWiki/imgstore/ppu/hv_fsm_horz.jpg)
+![HPosLogic](/BreakingNESWiki/imgstore/ppu/HPosLogic.png)
 
 Логическая схема:
 
@@ -125,7 +125,7 @@
 
 Логическая схема:
 
-![hv_fsm_vert_logic](/BreakingNESWiki/imgstore/ppu/hv_fsm_vert_logic.jpg)
+![VPosLogic](/BreakingNESWiki/imgstore/ppu/VPosLogic.png)
 
 ## Обработка прерывания VBlank
 
@@ -160,4 +160,4 @@
 
 Логическая схема:
 
-![hv_counters_control_logic](/BreakingNESWiki/imgstore/ppu/hv_counters_control_logic.jpg)
+![hv_counters_control_logic](/BreakingNESWiki/imgstore/ppu/hv_counters_control_logic.jpg)

BreakingNESWiki/PPU/hv_decoder.md

@@ -30,7 +30,7 @@ H/V-декодер выбирает нужные пиксели и строки
 |6|63|10101001010101010101| |yes|/EVAL|
 |7|255|00010101010101010101| |yes|E/EV (также /EVAL)|
 |8|0-63|10101000000000000001| |yes|I/OAM2|
-|9|256-319|01101000000000000001| |yes|PAR/O|
+|9|256-319|01101000000000000001| |yes|OBJ_READ|
 |10|0-255|10000000000000000011|yes|yes|/VIS|
 |11|Каждый 0..1|00000000000010100001| |yes|#F/NT|
 |12|Каждый 6..7|00000000000001010000| | |F/TB|

BreakingNESWiki/PPU/mux.md

@@ -30,7 +30,7 @@
 
 ## Логическая схема
 
-![mux_logic](/BreakingNESWiki/imgstore/ppu/mux_logic.jpg)
+![MUX_All](/BreakingNESWiki/imgstore/ppu/MUX_All.png)
 
 Схема управления: