feat: 마지막줄 수정

hyeokls · hyeokls · commit 4575aea86204 · 2025-04-06T16:34:49.000+09:00
diff --git a/_posts/2025-04-04-[HDL Bits] 3.Verilog Language_Modules  Hierarchy.md b/_posts/2025-04-04-[HDL Bits] 3.Verilog Language_Modules  Hierarchy.md
@@ -394,4 +394,5 @@ endmodule
 ```
 
 비트 연산자와 결합 연산자를 활용하여 구현할 수 있습니다.
+
 ---

-Original file line number
+Diff line change
 ```
 비트 연산자와 결합 연산자를 활용하여 구현할 수 있습니다.
++
 ---